| cadence IC61的數(shù)�；旌想娐放嘤柊� |
班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576/13918613812( 微信同號) |
|
堅持小班授課，為保證培訓效果，增加互動環(huán)節(jié)，每期人數(shù)限3到5人。 |
|
時間地點 |
上課地點：【上�！浚和瑵髮W(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號（中和大道） 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈
近開課時間(周末班/連續(xù)班/晚班）：cadence IC培訓班：2025年11月17日..合作共贏....實用實戰(zhàn).....直播、現(xiàn)場培訓皆可....用心服務(wù)..........--即將開課--...............................(歡迎您垂詢，視教育質(zhì)量為生命！) |
|
學時和費用 |
★課時：
請咨詢在線客服
☆注重質(zhì)量
☆邊講邊練
☆合格學員免費推薦工作
專注高端培訓17年，曙海提供的課程得到本行業(yè)的廣泛認可，學員的能力
得到大家的認同，受到用人單位的廣泛贊譽。
★實驗設(shè)備請點擊這兒查看★ |
|
新優(yōu)惠 |
|
◆在讀學生憑學生證，可優(yōu)惠500元。 |
|
質(zhì)量保障 |
|
1、培訓過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓班中重聽；
2、課程完成后,授課老師留給學員手機和Email,保障培訓效果,免費提供半年的技術(shù)支持。
3、培訓合格學員可享受免費推薦就業(yè)機會。 |
|
課程大綱: |
candence IC61的數(shù)�；旌想娐放嘤柊� |
第一階段 |
|
課程特點：導入全定制IC設(shè)計流程概念，以IC61設(shè)計工具為平臺，介紹IC設(shè)計從前端的邏輯設(shè)計到后端的版圖實現(xiàn)。
內(nèi)容重點: 集成電路邏輯設(shè)計的方法，candence IC61設(shè)計工具的主要功能及基本基本操作方法
學員基礎(chǔ)：學員具有電子設(shè)計相關(guān)經(jīng)驗，或?qū)呻娐吩O(shè)計有初步了解。
序號 |
課程 |
|
一
|
芯片設(shè)計流程：
全定制芯片的設(shè)計流程
芯片設(shè)計所需的EDA工具
芯片設(shè)計的技術(shù)特點
芯片邏輯設(shè)計：
芯片邏輯設(shè)計的概念
主流邏輯設(shè)計語言介紹
Verilog語言設(shè)計方法
|
|
二 |
邏輯驗證：
驗證方法學介紹
邏輯綜合：
DC complier工具介紹
邏輯合成的概念和方法
邏輯合成的關(guān)鍵技術(shù)點
|
|
三 |
IC61：
Candence IC61工具介紹
工具界面及更新點
邏輯圖向原理圖的轉(zhuǎn)化
IC61工具下原理圖輸入方法
|
|
四
|
IC61 ：
版圖設(shè)計的實現(xiàn)與方法
Layout基本層
Layout編輯方法
模擬電路設(shè)計與仿真：
|
|
五
|
版圖驗證
|
|
第二階段 |
1、Cadence設(shè)計平臺DFII及啟動命令I(lǐng)CFB
1.1 Cadence設(shè)計平臺
1.2 啟動Cadence
2、Composer原理圖輸入工具
2.1 啟動Cadence建立一個新的工作庫
2.2 建立新單元
2.3 晶體管級原理圖
3、 變量、端口和單元的命名規(guī)則
4、Verilog仿真
4.1 Composer原理圖的Verilog仿真
4.2 Composer工具中的行為級Verilog代碼
4.3 獨立的Verilog仿真
4.4 Verilog仿真中的時序 |
實驗：mips處理器設(shè)計 |
第三階段 |
1、Virtuoso版圖編輯器
2.1 反相器原理圖
2.2 反相器版圖
2.3 打印版圖
2.4 生成提取視圖
2.4 版圖對照原理圖檢查
3 單元設(shè)計全流程
4、標準單元設(shè)計模板
4.1 標準單元幾何尺寸說明
4.2 標準單元I/O端口布置
4.3 標準單元晶體管尺寸選擇
|
實驗：單元設(shè)計 |
第四階段 |
1 Spectre模擬仿真器
1.1 原理圖仿真（瞬態(tài)仿真）
1.2 Spectre模擬環(huán)境下仿真
1.3 用配置視圖仿真
1.4 模擬／數(shù)字混合仿真
1.5 靜態(tài)仿真
1.6 參數(shù)化仿真
1.7 功耗測量
2 單元表征
2.1 Liberty文件格式
2.2 用ELC表征單元
2.3 用Spectre表征單元
2.4 把Liberty轉(zhuǎn)換成Synopsys數(shù)據(jù)庫格式
3 Verilog綜合
3.1 用dc_shell進行Synopsys Design Compiler綜合
3.2 Cadence RTL Compiler綜合
3.3 把結(jié)構(gòu)描述Verilog輸入到CadenceDFII設(shè)計平臺中
3.4 綜合后Verilog仿真 |
實驗一：綜合后Verilog仿真
實驗二、 Spectre Simulation實戰(zhàn)演練
實驗?zāi)康模赫莆针娐诽匦苑抡娣椒?/td>
|
第五階段 |
1、 抽象生成
1.1 將庫讀入到Abstract中
1.2 找出單元中的端口
1.3 提取步驟
1.4 抽象步驟
1.5 生成LEF（庫轉(zhuǎn)換格式）文件
1.6 修改LEF文件
2 SOC Encounter布局布線
2.1 Encounter用戶圖形界面
2.2 用配置文件進行設(shè)計輸入
2.3 編寫SOC Encounter腳本
3 芯片組裝
3.1 用ccar進行模塊布線
3.2 用ccar完成內(nèi)核至焊盤框的布線
3.3 生成終的GDSII
4 微型MIPS處理器
4.1 微型MIPS處理器
4.2 微型MIPS：展平設(shè)計工具流程
4.3 微型MIPS：層次化設(shè)計工具流程 |
實驗：
1、抽象生成
2、SOC Encounter布局布線和芯片組裝 |
第六階段 |
1、基于IP核的設(shè)計,IP核的SoC設(shè)計方法
2、cmos工藝基礎(chǔ)
2.1 mos器件物理本質(zhì)
2.2 基本的cmos制造流程 533
2.3、展望 |
| 實驗：IP核的SoC設(shè)計 |
第七階段 微型MIPS處理器項目實戰(zhàn) |
1 微型MIPS處理器
1.2 微型MIPS：展平設(shè)計工具流程
1.2.1 綜合
1.2.2 布局布線
1.2.3 仿真
1.2.4 終組裝
1.3 微型MIPS：層次化設(shè)計工具流程
1.3.1 綜合
1.3.2 宏模塊內(nèi)布局布線
1.3.3 準備層次結(jié)構(gòu)中的定制電路
1.3.4 生成宏模塊的抽象視圖
1.3.5 含宏模塊的布局布線
1.3.6 仿真
1.3.7 終組裝 |
第八階段 DSP系統(tǒng)的VLSI設(shè)計 |
1，數(shù)字信號處理算法
2，DFG分析
3，F(xiàn)PGA數(shù)字信號處理系統(tǒng)
4，IP軟核驗證
5， A/D與D/A電路 |
實驗：
1、 DSP處理器設(shè)計
2、Verilog HDL練習 |
| |
| |
| |
| |
| |
| |
| |
| |
| |
|
第三階段 |
4. CMOS集成電路的版圖
4.1 MOS場效應(yīng)晶體管的版圖實現(xiàn)
4.1.1 單個MOS管的版圖實現(xiàn)
4.1.2 MOS管陣列的版圖實現(xiàn)
4.2 版圖設(shè)計規(guī)則
4.2.1 概述
4.2.2 1.5μm硅柵CMOS設(shè)計規(guī)則
4.3 版圖系統(tǒng)的設(shè)置
4.3.1 建立版圖庫
4.3.2 對層選擇窗進行設(shè)置
4.3.3 版圖編輯窗的設(shè)置
4.3.4 使用Option菜單進行版圖編輯窗
5.版圖的建立
5.1 設(shè)置輸入層
5.2 屏幕顯示畫圖區(qū)
5.3 建立幾何圖形
5.4 版圖的編輯
5.4.1 設(shè)置層的可視性
5.4.2 測量距離或長度
5.5.3 圖形顯示
5.5.4 選擇目標
5.5.5 改變圖形的層次
5.5.6 加標記
5.6 棍棒圖
5.7 版圖設(shè)計方法概述
5.7.1 版圖設(shè)計方法
5.7.2 層次化設(shè)計 |
實驗：
實驗三、 Virtuoso Layout Editor實戰(zhàn)演練
實驗?zāi)康模菏褂肊DA工具進行版圖設(shè)計。 |
第四階段 |
6. 版圖驗證
6.1 概述
6.1.1 版圖驗證的項目
6.1.2 Cadence的版圖驗證工具
6.1.3 版圖驗證過程簡介
6.2 DivaDRC規(guī)則文件的建立
6.3 Dracula規(guī)則文件
6.3.1 Dracula規(guī)則文件的結(jié)構(gòu)
6.3.2 建立Dracula規(guī)則文件
6.3.3 Dracula規(guī)則文件至Diva規(guī)則文件的轉(zhuǎn)換
6.4 運行Diva DRC
6.5 運行Dracula DRC
6.5.1 驗證步驟
6.5.2 結(jié)果分析
6.6 運行Dracula LVS
6.6.1 LVS原理
6.6.2運行過程
6.6.3輸出報告解讀
6.6.4錯誤的糾正
6.7關(guān)于ERC
7. 外圍器件及阻容元件設(shè)計
7.1 特殊尺寸器件的版圖設(shè)計
7.1.1 大尺寸器件
7.1.2 倒比管
7.2.電阻、電容及二極管的版圖設(shè)計
7.2.1 MOS集成電路中的電阻
7.2.2 MOS集成電路中的電容器
7.2.3 集成電路中的二極管
7.3 CMOS集成電路的靜電放電保護電路
7.4 壓焊塊的版圖設(shè)計
7.5 電源和地線的設(shè)計
7.5.1電源和地線在外圍的分布框架
7.5.2電源和地線在內(nèi)部的分布 |
實驗：
實驗四、Diva Interactive Verification
實驗?zāi)康模赫莆誅RC和LVS驗證方法 |
第五階段 |
7. 外圍器件及阻容元件設(shè)計
7.1 特殊尺寸器件的版圖設(shè)計
7.1.1 大尺寸器件
7.1.2 倒比管
7.2.電阻、電容及二極管的版圖設(shè)計
7.2.1 MOS集成電路中的電阻
7.2.2 MOS集成電路中的電容器
7.2.3 集成電路中的二極管
7.3 CMOS集成電路的靜電放電保護電路
7.4 壓焊塊的版圖設(shè)計
7.5 電源和地線的設(shè)計
7.5.1電源和地線在外圍的分布框架
7.5.2電源和地線在內(nèi)部的分布
8. 模擬和雙極型集成電路的版圖設(shè)計
8.1 模擬CMOS集成電路
8.1.1 模擬集成電路和數(shù)字集成電路的比較
8.1.2 MOS器件的對稱性
8.1.3 無源元件
8.1.4 連線
8.1.5 靜電放電保護
8.1.6 襯底耦合
8.2 鋁柵CMOS集成電路
8.2.1 鋁柵CMOS集成電路的版圖計
8.2.2 鋁柵CMOS集成電路版圖實例
8.3 雙極型集成電路
8.3.1 雙極型晶體管的版圖圖形
8.3.2 雙極型集成電路版圖設(shè)計的原則和步驟 |
實驗：
實驗五、Active HDL調(diào)試、仿真Verilog HDL
實驗?zāi)康模菏煜ctive HDL仿真軟件的使用，初步掌握利用Verilog HDL設(shè)計數(shù)字系統(tǒng)的基本步驟。
實驗六 NC-Verilog Simulator實驗
實驗?zāi)康模篘C_verilog仿真器的使用，包括編譯、運行和仿真。 |
第六階段 |
9. 版圖設(shè)計技巧和實例
9.1 人工全定制版圖設(shè)計方法
9.2 常用版圖設(shè)計技巧
9.3 版圖實例
9.3.1 CMOS門電路
9.3.2 CMOS SRAM單元及陣列
9.3.3 CMOS D觸發(fā)器
9.3.4 CMOS放大器
9.3.5 雙極集成電路 |
實驗：
實驗七 Ambit BuildGates邏輯綜合實驗
實驗?zāi)康模築uildGates邏輯綜合方法，靜態(tài)時序分析。
實驗八、Silicon Ensemble 布局布線
實驗?zāi)康模?br>
學習使用Silicon Ensemble進行系統(tǒng)級約束布局布線。 |
首 頁 培訓新動態(tài)
shuhaipeixun
總部李老師